• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989010593A1
    申请号:PCT/JP1989/000312
    申请日:1989-03-23
    公开日:1989-11-02
    发明作者:Mitsuo Kurakake；Mikio Yonekura
    申请人:Fanuc Ltd；
    IPC主号:G11C29-00
    专利说明:
    [0001] 明 細 書 メ モ リ試験方式 技 術 分 野
    [0002] 本発明は数値制御装置 （ C N C ) 等に使用されるメ モ リ の 試験方式に関し、 特にメ モ リ モジュール毎に試験を行う こ と が可能なメ モ リ試験方式に関する。 背 景 技 術
    [0003] 数値制御装置 （ C N C ) では、 I Cメ モ リ が多数使用され ている。 この I Cメ モリ は集積度の高い部品であるため、 プ リ ン ト板に実装する前に部品単体としての試験を行って、 こ のメ モ リを使用する装置の信頼性を向上させる必要がある。 I Cメ モ リ の試験には I Cテスタ等を使用し、 そのソケ ッ ト に部品のリー ドを直接挿入して試験を行っている。
    [0004] この場合、 D I Pパッケージ品では、 I C リ ー ドの機械的 強度が高いため、 ソケ ッ トに揷入しても、 その後のプリ ン ト 板の実装に際して何ら問題はない。
    [0005] しかし、 直接プリ ン ト板上のラ ン ド等への半田付けを前提 と して製造されている、 S O P (スモール ' アウ ト ラ イ ン ' ノヽ。 ッケージ） あるいは Q F P (クオ ッ ド ' フラ ッ ト · ノ、。ッケ一 ジ） 等の I Cのリ一 ドは機械的強度が十分でないため、 一度 I Cテスタのソケ ッ トに装着する と、 その後のプリ ン ト板へ の実装に当たってリ一ドの位置決め精度を保証することが難 し く なる。 このため、 S O Pまたは Q F P ノヽ ·ッケージの I C メ モリ に関して 、 部品単体での全数検査が行えず、 この I Cメ モリを使用した装置の信頼性に閬して大きな問題があつ た。 発 明 の 開 示
    [0006] 本発明はこのような点に鑑みてなされたものであり、 S O P及び Q F Pパッケージの I Cメ モリをメ モリ モジュールと して構成し、 このメ モリ モジユール毎に試験を行う ことが可 能なメモリ試験方式を提供することを目的とする。
    [0007] 本発明では上記課題を解決するために、
    [0008] 直接プリ ン ト扳上のランド等に半田付けされるビンを有す る I Cメ モリを試験するメモリ試験方式において、 ソケッ ト 等に揷入可能なビン、 或いはコネクタ等を有するプリ ン ト扳 上に I Cメ モ リを実装して、 メ モリ モジュールを構成し、 該 メ モリモジュ一ル毎に試験を行う ことを特徴とするメ モリ試 験方式が、
    [0009] 提供される。
    [0010] ソケッ ト等に装着可能なメモリモジュールを構成し、 この メ モ リ モジュール毎に試験を行うので、 D r p ノヽ'ッケージの
    [0011] I Cメ モ リ等と同様に、 I Cテスタを使用して全数検査をす ることが可能になる。 図 面 の 簡 単 な 説 明 第 1図は本発明のメ モリ試験方式を実施するためのメモリ モジュールの外観図、
    [0012] 第 2図は本発明のメ モ リ試験方式の手順、 及びそれに続く メ モ リ モジュールの数値制御装置への実装手順を示す図であ る。 発明を実施するための最良の形態 以下、 本発明の一実施例を図面に基づいて説明する。
    [0013] 第 1図に本発明のメ モ リ試験方式を実施するためのメ モ リ モジュールの外観図を示す。 図において、 1 はメ モ リ モジュ —ルである。 2 はプリ ン ト基板であり、 その端面はソケ ッ ト に差し込むための接続用のピン 2 aが半田付けされている。 3 a〜 3 d は S O P (スモール ' ァゥ ト ラ イ ン ' ノ、' ッケー ジ） あるいは Q F P (クオ ッ ド ' フ ラ ッ ト ' ノ、 'ッケージ） の ノ ッケージの I Cメ モ リ であり、 2 5 6 Kビッ ト前後の S R A M等が使用される。 I Cメ モ リ 3 a〜 3 d は表面実装型の ため、 プリ ン ト基板 2上の図示されていないパッ ドにク リ 一 ム半田等で半田付けされている。 4 はマザ一ボー ドであり、 検査の終了したメ モ リ モジュール 1 を、 ソケ ッ ト等を使用し て装着する。
    [0014] 次に、 本発明のメ モ リ試験方式について第 2図に基づき説 明する。 第 2図は本発明のメ モ リ試験方式の手順、 及びそれ に続く メ モ リ モジュールの数値制御装置への実装手順を示す 図である。 図において、 Sの後の数値はステップ番号を示す < ( S 1 〕 S 0 Pまたは Q F Pパッケージの I Cメ モ リ をプリ ン ト基板 2 に半田付けし、 メ モ リ モジュール 1 を製作する。 〔 S 2 〕 メ モリ モジュール 1をメ モ リ モジュール試験機 （ I Cテスタ） 5にソケッ ト接続して全数検査を行う。 また、 信 頼性に問題のあるメ モリ に対しては、 この段階でスク リ一二 ングを実施する。
    [0015] 〔 S 3 〕 検査に合格したメモリ モジュール 1をマザ一ボード 4に実装する。
    [0016] 〔 S 4 〕 マザ一ボー ド 4をマザ一ボー ド試験機 6 に接続して 試験を行う。
    [0017] 〔 S 5 〕 マザ一ボード 4を数値制御装置 7 に実装する。
    [0018] 〔 S 6 〕 数値制御装置 7全体の試験を行う。
    [0019] このようにして、 S 0 Pまたは Q F Pパッケージの I Cメ モリをソケッ ト等に装着可能なモジュールに構成することに より、 I Cテスタ等を使用してメ モリ のみの全数検查をする こ とができる。
    [0020] 以上説明したように本発明では、 表面実装タイプの S 0 P または Q F Pパッケージの I Cメ モリを、 ソケッ ト等に揷入 可能なピン、 或いはコネクタ等を有する小さなモジュールに 構成し、 このメモリ モジュール毎に試験を行う方式としたの で、 D I Pパッケージの I Cメ モリ等と同様に、 I Cテスタ を使用してメ モ リ のみの全数検査を行う ことができる。 従つ て、 このメモリを使用した数値制御装置の信頼性が向上する
    权利要求:
    Claims
    請 求 の 範 囲
    1 , 直接プリ ン ト板上のラ ン ド等に半田付けされるピ ンを 有する I Cメ モ リを試験するメ モ リ試験方式において、
    ソケ ッ ト等に挿入可能なピン、 或いはコネクタ等を有する プリ ン ト板上に I Cメ モ リを実装して、 メ モ リ モ ジュールを 構成し、
    該メ モ リ モ ジユ ール毎に試験を行う ことを特徴とするメ モ リ試験方式。
    2. 前記 I Cメ モ リ は S O P (スモール ' ア ウ ト ラ イ ン ' パッケージ） あるいは Q F P (クオ ッ ド ' フラ ッ 卜 · パッケ ージ） であることを特徴とする特許請求の範囲第 1項記載の メ モ リ試験方式。
    类似技术:
    公开号 | 公开日 | 专利标题
    US6967494B2|2005-11-22|Wafer-interposer assembly
    US4992850A|1991-02-12|Directly bonded simm module
    US6847220B2|2005-01-25|Method for ball grid array chip packages having improved testing and stacking characteristics
    US4780670A|1988-10-25|Active probe card for high resolution/low noise wafer level testing
    EP0481703B1|2003-09-17|Interconnect substrate having integrated circuit for programmable interconnection and sample testing
    US7105366B2|2006-09-12|Method for in-line testing of flip-chip semiconductor assemblies
    US4992849A|1991-02-12|Directly bonded board multiple integrated circuit module
    US6812726B1|2004-11-02|Entering test mode and accessing of a packaged semiconductor device
    US4891789A|1990-01-02|Surface mounted multilayer memory printed circuit board
    US6841868B2|2005-01-11|Memory modules including capacity for additional memory
    US6357022B1|2002-03-12|Testing memory modules on a solder-side adaptor board attached to a PC motherboard
    US5744827A|1998-04-28|Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
    US6094056A|2000-07-25|Multi-chip module with accessible test pads and test fixture
    US7245141B2|2007-07-17|Shared bond pad for testing a memory within a packaged semiconductor device
    US7240254B2|2007-07-03|Multiple power levels for a chip within a multi-chip semiconductor package
    US5400003A|1995-03-21|Inherently impedance matched integrated circuit module
    JP2960649B2|1999-10-12|Ｋｇｄアレイ用テストアセンブリ
    US5239198A|1993-08-24|Overmolded semiconductor device having solder ball and edge lead connective structure
    US6392427B1|2002-05-21|Testing electronic devices
    US6773959B2|2004-08-10|Method for stacking semiconductor package units and stacked package
    JP5308086B2|2013-10-09|ソケット及びこれを有する検査装置及び方法
    JP2831780B2|1998-12-02|Ｉｃ試験装置
    US6395566B2|2002-05-28|Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module
    US6791157B1|2004-09-14|Integrated circuit package incorporating programmable elements
    US20020001216A1|2002-01-03|Semiconductor device and process for manufacturing the same
    同族专利:
    公开号 | 公开日
    JPH01277949A|1989-11-08|
    EP0404940A1|1991-01-02|
    EP0404940A4|1992-03-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS56153597A|1980-04-30|1981-11-27|Nec Corp|Mass storage device|
    JPS58115699A|1981-12-28|1983-07-09|Fujitsu Ltd|Memory board test system|
    JPS623500A|1985-06-28|1987-01-09|Nec Corp|Memory card test device|GB2289573A|1994-05-21|1995-11-22|Gareth David Simpson|Memory module|JPS5444873A|1977-09-16|1979-04-09|Toshiba Corp|Controller for semiconductor measuring instrument|
    GB2165709A|1984-07-28|1986-04-16|Crystalate Electronics|Interface adaptor arrangement for programmable automatic test equipment|
    JPH077042B2|1987-02-18|1995-01-30|株式会社日立製作所|プリント基板搭載回路試験方法|US6442718B1|1999-08-23|2002-08-27|Sun Microsystems, Inc.|Memory module test system with reduced driver output impedance|
    WO2001056038A1|2000-01-28|2001-08-02|Hitachi, Ltd.|Semiconductor system|
    JP6011512B2|2013-10-29|2016-10-19|株式会社デンソー|データリフレッシュ装置|
    法律状态:
    1989-11-02| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1989-11-02| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1989-11-27| WWE| Wipo information: entry into national phase|Ref document number: 1989903809 Country of ref document: EP |
    1991-01-02| WWP| Wipo information: published in national office|Ref document number: 1989903809 Country of ref document: EP |
    1992-03-11| WWW| Wipo information: withdrawn in national office|Ref document number: 1989903809 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]